NONVOLATILE SEMICONDUCTOR STORAGE DEVICE

Publication number: JP11086600 Publication date: 1999-03-30

Inventor:

IBA TOMOHISA; TOMOE MITSUHIRO

Applicant:

MITSUBISHI ELECTRIC CORP; MITSUBISHI

ELECTRIC ENG

Classification:

- international:

G11C16/02; G11C16/06; G11C29/00; G11C29/12; G11C16/02; G11C16/06; G11C29/00; G11C29/04; (IPC1-7): G11C29/00; G11C16/02; G11C16/06


- european:

Application number: JP19970235768 19970901 Priority number(s): JP19970235768 19970901

Report a data error here

Abstract of **JP11086600**

PROBLEM TO BE SOLVED: To detect writing/reading defects of a device code during test by storing a first device code showing that a device is a top boot type with a first programable ROM and storing a second device code showing that the device is a bottom boot type with a second programmable ROM. SOLUTION: In a writing circuit 1 in the PROM, an ID code which includes information of the effect that the device is the top boot type given from an external part via an I/O buffer 40 during a wafer test is written into the PROM 2 for ID, and the ID code which includes information of the effect that the device is the bottom up type given from the external part via the I/O buffer 40 is written into the PROM 3 for ID. The wafer test on whether each of PROMs 2, 3 for ID is normal or not is executed by successively applying a grounding potential GND to each of PROMs 2, 3 for ID and by reading the ID code. Writing is allowed during test by selecting two ID codes with a switching circuit 4.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-86600

(43)公開日 平成11年(1999) 3月30日

(51) Int.Cl. ⁸	識別記号	FI	
G11C 29/00	673	G 1 1 C 29/00 6 7	3 Z
16/02			1 E
16/06		6 3	1

審査請求 未請求 請求項の数4 OL (全 7 頁)


		E - MISS	が加み、 間が火の数寸 OL (主 1 頁)
(21)出願番号	特顧平9-235768	(71)出顧人	000006013
			三菱電機株式会社
(22)出顧日	平成9年(1997)9月1日		東京都千代田区丸の内二丁目2番3号
		(71)出顧人	591036457
			三菱電機エンジニアリング株式会社
			東京都千代田区大手町2丁目6番2号
		(72)発明者	
			東京都千代田区大手町二丁目6番2号 三
			菱電機エンジニアリング株式会社内
		(72)発明者	友枝 光弘
			東京都千代田区大手町二丁目6番2号 三
			菱電機エンジニアリング株式会社内
		(74)代理人	

(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【課題】 ウェハテスト中にデバイスコードの書込/読出不良を検出することが可能な不揮発性半導体記憶装置を提供する。

【解決手段】 トップブートタイプのIDコードを書込むためのID用PROM2とボトムブートタイプのIDコードを書込むためのID用PROM3とを設け、2つのID用PROM2、3の出力コードのうちの一方を切換回路4で選択して出力する。したがって、IDコードをウェハテスト中に書込んでID用PROM2、3の不具合を検出できる。



mretialitum equippers see . . .

---÷

【特許請求の範囲】

【請求項1】 データの書換頻度が高いメインメモリブロックとデータの書換頻度が低いブートブロックとに分割されたメモリセルアレイを備え、前記ブートブロックのアドレスが前記メインメモリブロックのアドレスよりも上位に配置されたトップブートタイプと下位に配置されたボトムブートタイプとのいずれか一方に選択的に設定することが可能な不揮発性半導体記憶装置であって、第1および第2のパッドを含み、前記第1または第2のパッドに活性化電位が与えられたことに応じて、前記不10揮発性半導体記憶装置を前記トップブートタイプまたはボトムブートタイプに設定するための第1または第2の信号を出力する信号発生手段、

1

前記不揮発性半導体記憶装置が前記トップブートタイプ であることを示す情報を含む第1のデバイスコードを記 憶するための第1のプログラマブルROM、

前記不揮発性半導体記憶装置が前記ボトムブートタイプ であることを示す情報を含む第2のデバイスコードを記 憶するための第2のプログラマブルROM、

外部から与えられた前記第1および第2のデバイスコー 20 ドをそれぞれ前記第1および第2のプログラマブルRO Mに書込むための書込手段、および前記信号発生手段から出力された前記第1または第2の信号に従って、前記第1のプログラマブルROMから読出された前記第1のデバイスコードまたは前記第2のプログラマブルROMから読出された前記第2のデバイスコードを外部に出力する出力手段を備える、不揮発性半導体記憶装置。

【請求項2】 前記信号発生手段は、さらに、前記活性 化電位が与えられた第3のパッドを含み、

前記信号発生手段の前記第1または第2のパッドは、前 30 記不揮発性半導体記憶装置のアセンブリエ程においてボンディングワイヤによって前記第3のパッドに接続されて前記活性化電位を受け、

前記書込手段は、前記不揮発性半導体記憶装置が半導体 ウェハ上に形成されている状態で前記第1および第2の デバイスコードの書込みを行なう、請求項1に記載の不 揮発性半導体記憶装置。

【請求項3】 データの書換頻度が高いメインメモリブロックと、データの書換頻度が低いブートブロックとに分割されたメモリセルアレイを備え、前記ブートブロッ 40 クのアドレスが前記メインメモリブロックのアドレスよりも上位に配置されたトップブートタイプと下位に配置されたボトムブートタイプのいずれか一方に選択的に設定することが可能な不揮発性半導体記憶装置であって、第1および第2のパッドを含み、前記第1または第2のパッドに活性化電位が与えられたことに応じて、前記不揮発性半導体記憶装置を前記トップブートタイプまたは前記ボトムブートタイプに設定するための第1または第2の信号を出力する信号発生手段、

前記不揮発性半導体記憶装置が前記トップブートタイプ 50

であることを示す情報を含む第1のデバイスコードが格納された第1のマスクROM、

前記不揮発性半導体記憶装置が前記ボトムブートタイプであることを示す情報を含む第2のデバイスコードが格納された第2のマスクROM、および前記信号発生手段から出力された前記第1または第2の信号に従って、前記第1のマスクROMから読出された前記第1のデバイスコードまたは前記第2のマスクROMから読出された前記第2のデバイスコードを外部に出力する出力手段を備える、不揮発性半導体記憶装置。

【請求項4】 前記信号発生手段は、さらに、前記活性 化電位が与えられた第3のパッドを含み、

前記信号発生手段の前記第1または第2のパッドは、前記不揮発性半導体記憶装置のアセンブリエ程においてボンディングワイヤによって前記第3のパッドに接続されて前記活性化電位を受ける、請求項3に記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

0 【発明の属する技術分野】この発明は不揮発性半導体記憶装置に関し、特に、メインメモリブロックとブートブロックとに分割されたメモリセルアレイを備え、トップブートタイプまたはボトムブートタイプに選択的に設定することが可能な不揮発性半導体記憶装置に関する。

[0002]

【従来の技術】近年、コンピュータやワードプロセッサなどの情報処理装置の普及に伴い、情報処理装置内部で使用されるFIash型EEPROM(Electrically Erasable Programmable Read Only Memory ;以下、フラッシュメモリと称す)が数多く開発されている。フラッシュメモリは、一般ユーザがデータの書換を行なうことが可能な不揮発性メモリである。

【0003】このようなフラッシュメモリの一種として、通常の方法でデータの書換を行なうことが可能なメインメモリブロックと、特別な方法でしかデータの書換を行なうことができないブートブロックとにメモリセルアレイが分割されたブートフラッシュメモリも開発されている。ブートブロックにはBIOS(Basic Input Output System)のような書換頻度の低い、容易に消去されては困る重要な情報が格納され、通常のデータはメインメモリブロックに格納される。

【0004】一方、このブートフラッシュメモリが搭載される情報処理装置には、ブートブロックのアドレスを上位アドレスとするトップブート方式と、ブートブロックのアドレスを下位アドレスとするボトムブート方式とがある。一般にブートフラッシュメモリは、ウェハ状態では両方式に対応可能に形成され、在庫状況などに応じてアセンブリ工程でトップブートタイプとボトムブートタイプとに振分けられる。

【0005】図3は、そのようなブートフラッシュメモ

リの構成を示すプロック図である。図3を参照して、こ のブートフラッシュメモリは、グランドパッドGP、ト ップブート用パッドTP、ボトムブート用パッドBPお よび切換信号発生回路30を備える。グランドパッドG Pは、外部から接地電位GNDを受ける。パッドTP, BPは、それぞれ切換信号発生回路30に接続される。 【0006】アセンブリ工程において、ボンディングワ イヤWによりトップブート用パッドTPがグランドパッ ドGPに接続されると切換信号発生回路30の出力信号 T/Bはたとえば「H」レベルとなり、ボトムブート用 10 パッドBPがグランドパッドGPに接続されると信号T /Bは「L」レベルとなる。信号T/Bが「H」レベル の場合はフラッシュメモリはトップブートタイプとな り、信号T/Bが「L」レベルの場合はフラッシュメモ リはボトムブートタイプとなる。

【0007】また、このブートフラッシュメモリは、コ ントローラ31、メモリセルアレイ32、Xゲート3 3、Yゲート34、アドレスバッファ35、Xデコーダ 36、Yデコーダ37、センスアンプ38、書込回路3 9および I / Oバッファ40を備え、メモリセルアレイ 20 32はメインメモリブロック32aおよびブートブロッ ク32bを含む。

【0008】コントローラ31は、外部から与えられる 制御信号/CE、/OE、/WEおよびコマンド信号C MDに従って所定の動作モードを選択し、ブートフラッ シュメモリ全体を制御する。

【0009】メモリセルアレイ32は、行列状に配列さ れた複数のメモリセルを含む。各メモリセルには固有の アドレスが割当てられ、各メモリセルは1ビットのデー タを記憶する。上述したように、書換頻度の低い重要な 30 データはブートブロック32bに格納され、通常のデー タはメインメモリブロック32aに格納される。メモリ セルアレイ32においては、ブートブロック32bのア ドレスは、たとえばトップブート方式で割当てられる。 【0010】アドレスバッファ35は、外部からアドレ ス信号AO~Am(mは自然数である)を受けるととも に、切換信号発生回路30の出力信号T/Bを受ける。 アドレスバッファ35は、信号T/Bが「HIレベルの 場合(トップブートタイプの場合)は、トップブート方 式で入力されたアドレス信号AO~AmをそのままXデ 40 コーダ36およびYデコーダ37の各々に選択的に与え る。また、アドレスバッファ35は、信号T/Bが 「L」レベルの場合(ボトムブートタイプの場合)は、 ボトムブート方式で入力されたアドレス信号AO~Am をトップブート方式に組換えてXデコーダ36およびY

【0011】Xデコーダ36およびYデコーダ37は、 アドレスバッファ35から与えられたアドレス信号に従 って、アクセスすべきメモリセルのXアドレスおよびY アドレスを指定する。Xゲート33 およびYゲート34 50 イナルテスト)を再度行ない、ファイナルテストに合格

デコーダ37の各々に選択的に与える。

は、Xデコーダ36およびYデコーダ37によって指定 されたアドレスのメモリセルをセンスアンプ38および 書込回路39に接続する。

【0012】センスアンプ38は、Xゲート33および Yゲート34を介して選択されたメモリセルのデータD O~Dn(nは自然数である)を読出し、I/Oバッフ ア40を介して外部に出力する。曹込回路39は、1/ 〇バッファ40を介して外部から与えられたデータD0 ~DnをXゲート33およびYゲート34を介して選択 されたメモリセルに書込む。

【0013】 さらに、このブートフラッシュメモリは、 PROM書込回路41およびID用PROM42を備え る。PROM書込回路41は、アセンブリ後のファイナ ルテスト中に、I/Oバッファ40を介して外部から与 えられた I Dコード (デバイスコード) を I D用PRO M (Programmable Read Only Memory) 42に書込む。 I Dコードは、ブートタイプ(トップブートタイプかボ トムブートタイプか)、製造会社名、メモリ容量、名称 などのデバイスに関する情報を含む。このフラッシュメ モリが搭載された情報処理装置のCPUは、フラッシュ メモリのIDコードを読出し、それに応じた方法でフラ ッシュメモリを駆動させる。

【0014】次に、このブートフラッシュメモリの動作 について簡単に説明する。まず、外部からコントローラ 41に制御信号/CE, /OE, /WEおよびコマンド 信号CMDが与えられてフラッシュメモリの動作モード が設定される。なお、ブートブロック32bのデータの 書換時は、特別なコマンド信号CMDが入力される。

【0015】読出モード時は、アドレス信号A0~Am がアドレスバッファ35を介してXデコーダ36および Yデコーダ37に与えられ、デコーダ36,37によっ てXアドレスおよびYアドレスが指定される。デコーダ 36,37によって指定されたアドレスのメモリセルは Xゲート33およびYゲート34によってセンスアンプ 38に接続され、そのメモリセルのデータがセンスアン プ38によって読出される。読出されたデータD0~D nは、1/Oバッファ40を介して外部に出力される。 【0016】曹込モード時は、読出モード時と同様にし て、アドレス信号AO~Amで指定されたメモリセルが 書込回路39に接続される。書込回路39は、I/Oバ ッファ40を介して外部から与えられたデータD0~D mをメモリセルに書込む。

[0017]

【発明が解決しようとする課題】ところで、このような フラッシュメモリでは、不良品が出荷されるのを防止す るため、まずウェハ状態で各チップについて書込み消 去、読出のテスト(ウェハテスト)を行ない、このテス トに合格したチップのみをアセンブリし、アセンブリし た各デバイスについて書込、消去、読出のテスト(ファ

したデバイスのみを出荷している。

【0018】しかし、従来のフラッシュメモリでは、ワイヤボンディング後のファイナルテスト中に I Dコードを I D用 P R O M 4 2 に書込まざるを得なかったので、 I D用 P R O M 4 2 に不具合があった場合はアセンブリおよびファイナルテストのコストが無駄になるという問題があった。

【0019】それゆえに、この発明の主たる目的は、ウェハテスト中にデバイスコードの書込/読出不良を検出することが可能な不揮発性半導体記憶装置を提供することである。

[0020]

【課題を解決するための手段】請求項1に係る発明は、 データの書換頻度が高いメインメモリブロックとデータ の書換頻度が低いブートブロックとに分割されたメモリ セルアレイを備え、ブートブロックのアドレスがメイン メモリブロックのアドレスよりも上位に配置されたトッ プブートタイプと下位に配置されたボトムブートタイプ とのいずれか一方に選択的に設定することが可能な不揮 発性半導体記憶装置であって、信号発生手段、第1のプ 20 ログラマブルROM、第2のプログラマブルROM、書 込手段、および出力手段を備える。信号発生手段は、第 1および第2のパッドを含み、第1または第2のパッド に活性化電位が与えられたことに応じて、不揮発性半導 体記憶装置をトップブートタイプまたはボトムブートタ イプに設定するための第1または第2の信号を出力す る。第1のプログラマブルROMは、不揮発性半導体記 億装置がトップブートタイプであることを示す情報を含 む第1のデバイスコードを記憶する。第2のプログラマ ブルROMは、不揮発性半導体記憶装置がボトムブート 30 タイプであることを示す情報を含む第2のデバイスコー ドを記憶する。書込手段は、外部から与えられた第1お よび第2のデバイスコードをそれぞれ第1および第2の プログラマブルROMに書込む。出力手段は、信号発生 手段から出力された第1または第2の信号に従って、第 1のプログラマブルROMから読出された第1のデバイ スコードまたは第2のプログラマブルROMから読出さ れた第2のデバイスコードを外部に出力する。

【0021】請求項2に係る発明では、請求項1に係る発明の信号発生手段は、さらに、活性化電位が与えられ 40 た第3のパッドを含み、信号発生手段の第1または第2のパッドは、不揮発性半導体記憶装置のアセンブリエ程においてボンディングワイヤによって第3のパッドに接続されて活性化電位を受け、書込手段は、不揮発性半導体記憶装置が半導体ウェハ上に形成されている状態で第1および第2のデバイスコードの書込みを行なう。

【0022】請求項3に係る発明は、データの書換頻度 が高いメインメモリブロックとデータの書換頻度が低い ブートブロックとに分割されたメモリセルアレイを備 え、ブートブロックのアドレスがメインメモリブロック 50

のアドレスよりも上位に配置されたトップブートタイプ と下位に配置されたボトムブートタイプのうちのいずれ か一方に選択的に設定することが可能な不揮発性半導体 記憶装置であって、信号発生手段、第1のマスクRO M、第2のマスクROM、および出力手段を備える。信 号発生手段は、第1および第2のパッドを含み、第1ま たは第2のパッドに活性化電位が与えられたことに応じ て、不揮発性半導体記憶装置をトップブートタイプまた はボトムブートタイプに設定するための第1または第2 の信号を出力する。第1のマスクROMには、不揮発性 半導体記憶装置がトップブートタイプであることを示す 情報を含む第1のデバイスコードが格納される。第2の マスクROMには、不揮発性半導体記憶装置がボトムブ ートタイプであることを示す情報を含む第2のデバイス コードが格納される。出力手段は、信号発生手段から出 力された第1または第2の信号に従って、第1のマスク ROMから読出された第1のデバイスコードまたは第2 のマスクROMから読出された第2のデバイスコードを 外部に出力する。

【0023】請求項4に係る発明では、請求項3に係る発明の信号発生手段は、さらに、活性化電位が与えられた第3のパッドを含み、信号発生手段の第1または第2のパッドは、不揮発性半導体記憶装置のアセンブリ工程においてボンディングワイヤによって第3のパッドに接続されて活性化電位を受ける。

[0024]

【発明の実施の形態】

[実施の形態1]図1は、この発明の実施の形態1によるブートフラッシュメモリの構成を示すブロック図である。

【0025】図1を参照して、このブートフラッシュメモリが図3のブートフラッシュメモリと異なる点は、PROM書込回路41およびID用PROM42がPROM書込回路1、ID用PROM2,3および切換回路4で置換されている点である。

【0026】PROM書込回路1は、ウェハテスト中に、I/Oバッファ40を介して外部から与えられたトップブートタイプである旨の情報を含むIDコードをID用PROM2に書込むとともに、I/Oバッファ40を介して外部から与えられたボトムブートタイプである旨の情報を含むIDコードをID用PROM3に書込む。

【0027】切換回路4は、切換信号発生回路30の出力信号T/Bと、IDコード読出モード時にID用PROM2,3から読出される2つのIDコードとを受ける。切換回路4は、信号T/Bが「H」レベルの場合(トップブートタイプの場合)はID用PROM2の出力コードをI/Oバッファ40に与え、信号T/Bが「L」レベルの場合(ボトムブートタイプの場合)はID用PROM3の出力コードをI/Oバッファ40に与

.

-

える。

【0028】ID用PROM2、3の各々が正常か否か のウェハテストは、ID用PROM2, 3の各々にID コードを書込んだ後、パッドTP,BPの各々に接地電 位GNDを順次与えてIDコードを読出すことにより行 なわれる。他の構成および動作は、図3のブートフラッ シュメモリと同じであるので、その説明は繰返さない。 【0029】この実施の形態では、トップブートタイプ のIDコードを格納するためのID用PROM2と、ボ トムブートタイプの I Dコードを格納するための I D用 10 PROM3とを別々に設け、2つのID用PROM2. 3の出力コードのうちの一方を切換回路 4 で選択して出 力するので、IDコードをウェハテスト中に書込むこと ができる。したがって、ID用PROMに不具合のある チップをウェハテストの段階でリジェクトすることがで き、ファイナルテスト段階でしかリジェクトできなかっ た従来に比べ、アセンブリおよびファイナルテストのコ ストを削減できる。

【0030】 [実施の形態2] 図2は、この発明の実施 の形態2によるブートフラッシュメモリの構成を示すブ 20 ロック図である。

【0031】図2を参照して、このブートフラッシュメ モリが図1のブートフラッシュメモリと異なる点は、P ROM書込回路1およびID用PROM2, 3がID用 マスクROM10、11で置換されている点である。

【0032】 ID用マスクROM10には、ウェハプロ セス中に、トップブートタイプである旨の情報を含むⅠ Dコードが書込まれる。ID用マスクROM11には、 ウェハプロセス中に、ボトムブートタイプである旨の情 報を含むIDコードが書込まれる。

【0033】切換回路4は、切換信号発生回路30の出 カ信号 T/Bと、IDコード読出モード時にID用マス クROM10, 11から読出される2つのIDコードを 受ける。切換回路 4 は、信号 T/Bが「H」レベルの場 合(トップブートタイプの場合)はID用マスクROM 10の出力コードを I/Oバッファ 40に与え、信号 T /Bが「L」レベルの場合(ボトムブートタイプの場 合) は I D用マスクROM 1 1 の出力コードを I / Oバ ッファ40に与える。

【0034】 ID用マスクROM10, 11が正常か否 40 かのウェハテストは、パッドTB, BPの各々に接地電 位GNDを順次与えてIDコードを読出すことにより行 なわれる。他の構成および動作は、図3のブートフラッ シュメモリと同じであるので、その説明は繰返さない。 【0035】この実施の形態では、トップブートタイプ のIDコードを書込んだID用マスクROM10とボト ムブートタイプのIDコードを書込んだID用マスクR OM11とを設け、2つのID用マスクROM10、1 1の出力コードのうちの一方を切換回路4で選択して出

不具合のあるチップをウェハテストの段階でリジェクト することができ、ファイナルテスト段階でしかリジェク トできなかった従来に比べ、アセンブリおよびファイナ ルテストのコストを削減できる。

[0036]

【発明の効果】以上のように、請求項1に係る発明で は、第1および第2のデバイスコードを書込むための第 1および第2のプログラマブルROMを設け、それらか ら読出した第1および第2のデバイスコードのうちの一 方を選択して出力する。したがって、デバイスコードの 書込をウェハテスト中に行なうことができ、プログラマ ブルROMの不具合をウェハテスト時に検出することが できる。よって、アセンブリおよびファイナルテストが 無駄になるのを防止することができる。

【0037】請求項2に係る発明では、請求項1に係る 発明の信号発生手段の第1または第2のパッドはアセン ブリ工程においてボンディングワイヤによって第3のパ ッドに接続されて活性化電位を受け、第1および第2の デバイスコードの書込はウェハ状態で行なわれる。この 場合は、第1または第2のパッドに活性化電位を容易か つ確実に与えることができる。

【0038】請求項3に係る発明では、第1および第2 のデバイスコードが格納された第1および第2のマスク ROMを設け、それらから読出した第1および第2のデ バイスコードのうちの一方を選択して出力する。したが って、マスクROMの不具合をウェハテスト時に検出す ることができ、アセンブリおよびファイナルテストが無 駄になるのを防止することができる。

【0039】請求項4に係る発明では、請求項3に係る 発明の信号発生手段の第1または第2のパッドはアセン ブリ工程においてボンディングワイヤによって第3のパ ッドに接続されて活性化電位を受ける。この場合は、第 1または第2のパッドに活性化電位を容易かつ確実に与 えることができる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1によるブートフラッ シュメモリの構成を示すブロック図である。

【図2】 この発明の実施の形態2によるブートフラッ シュメモリの構成を示すブロック図である。

【図3】 従来のブートフラッシュメモリの構成を示す ブロック図である。

【符号の説明】


1,41 PROM書込回路、2,3,42 ID用P ROM、4 切換回路、10,11 ID用マスクRO M、30 切換信号発生回路、31 コントローラ、3 2 メモリセルアレイ、32a メインメモリブロッ ク、32b ブートブロック、33 Xゲート、34 Yゲート、35 アドレスバッファ、36Xデコーダ、 37 Yデコーダ、38 センスアンプ、39 書込回 力する。したがって、 I D用マスクR O M 1 O 、 1 1 に 50 路、 4 O I / O バッファ、 G P グランドパッド、 T P

10


)

トップブート用パッド、BPボトムブート用パッド。

【図1】



【図2】



_

【図3】

